Memorie binarie

Reti Logiche T

Ingegneria Informatica

RSA per realizzare memorie binarie

- Uno degli usi più importanti delle RSA è la realizzazione di **memorie binarie**, ovvero circuiti che hanno lo scopo di memorizzare il valore di un bit
- Le memorie binarie sono uno dei componenti primitivi più importanti per realizzare reti sincrone e, più in generale, circuiti per il livello architetturale (per esempio **RAM**).
- Tre tipi principali di memorie
  - Latch SR
  - Latch CD
  - Flip-flop D
- Si differenziano per **quale sequenza di ingressi** porta alla scrittura di un bit, e quindi **quando sono sensibili** a comandi di modifica dell'informazione memorizzata.



Latch SR



La più semplice memoria binaria. Ha

- due ingressi: set S e reset R
- due uscite che rendono disponibile il valore del bit memorizzato Q e il suo complemento Q'

Il **comportamento** è definito dalla tabella sottostante. La coppia di ingressi S=1, R=1 non può presentarsi quando si usa correttamente la rete.

Comando	**Ingressi**		**Uscita Q**
	S	R	
Memorizza	0	0	**Ultimo valore scritto**
Scrivi «1»	1	0	**1**
Scrivi «0»	0	1	**0**

Sintesi del latch SR

Grafo degli Stati



A = “Memorizzo 0”
B = “Memorizzo 1”

Tabella di flusso

stato presente \ SR	00	01	11	10	Q
A	A	A	-	B	0
B	B	A	-	B	1

stato futuro

Tabella delle transizioni

y \ SR	00	01	11	10	Q
A=0	0	0	-	1	0
B=1	1	0	-	1	1

Y

Sintesi combinatoria

$$Q = y$$

SP
$$Y = S + yR'$$

PS
$$Y = R' \cdot (y + S)$$

Schema logico (dall'eq. caratteristica PS)



$$Q = y$$

$$Y = R'(S + y)$$

La sintesi a AND e OR richiede un NOT per avere anche l'uscita complementata Q' (non mostrato)

Sintesi a NOR

$$\boldsymbol{Y = R \downarrow (S \downarrow y)}$$



La sintesi a NOR fornisce entrambe le uscite con i soli 2 NOR richiesti dalla sua espressione (vedi dopo) e si rappresenta tipicamente con la forma compatta al centro.

Schema logico (dall'eq. caratteristica SP)



$$Q = y$$

$$Y = S + R' y$$

La sintesi a AND e OR richiede un NOT per avere anche l'uscita complementata Q' (non mostrato)

Sintesi a NAND

$$\boldsymbol{Y = S' \uparrow (R' \uparrow y)}$$



=



La sintesi a NAND fornisce entrambe le uscite come quella a NOR e si rappresenta tipicamente con la forma compatta al centro. Gli ingressi sono **attivi bassi,** ovvero $S' = 0$ per scrivere un «1». Per questo viene anche indicato come **latch** $\overline{S}\overline{R}$.

Uscite complementari

Verifichiamo, tramite procedimento di analisi, che lo schema a NAND del latch SR (analogamente a quello a NOR, e a differenza dello schema a AND,OR) mette a disposizione il bit Q anche in forma negata senza necessità di impiego di un NOT: ovvero che X=Q'



$$Y = S' \uparrow (R' \uparrow y) = S + R' \cdot y$$

$$X = R' \uparrow y = R + y'$$

y \ SR	00	01	11	10
0	0,01	0,01	1,11	1,11
1	1,10	0,01	1,11	1,10

Y,QX

I valori delle uscite nelle celle instabili (blu) non sono rilevanti (due uscite non possono cambiare contemporaneamente). L'unico caso stabile in cui non vale $X = Q'$ è con ingresso 11, che è la **configurazione vietata**. Quindi $X = Q'$ in regime di uso corretto del latch. Il motivo per cui è necessario evitare 11 è proprio che finché permane in ingresso le uscite Q e Q' non sono più il complemento l'una dell'altra.

Stato iniziale

- Come in ogni RSA, il bit di stato di un latch SR avrà un valore casuale all'avvio della macchina, se non si usa un segnale di reset per renderlo deterministico.
- Ci sono bit di memoria (per esempio, le celle di una RAM) il cui valore iniziale non ha importanza, in quanto saranno scritte prima di essere lette. Ma altri bit (per esempio alcuni registri di una CPU) devono avere un valore predeterminato all'accensione del sistema per garantirne il corretto funzionamento.
- Esistono quindi varianti del latch SR dotate di **due ingressi aggiuntivi**, normalmente **attivi bassi, prioritari rispetto a S e R**
  - **Ingresso di preset** PRE': quando $PRE' = 0$ il latch memorizza «1» indipendentemente dai valori di S e R
  - **Ingresso di clear** CLR': quando $CLR' = 0$ il latch memorizza «0» indipendentemente dai valori di S e R
- Anche per gli ingressi di preset e clear vale la regola che non possono mai essere attivi contemporaneamente.

Sintesi rete di inizializzazione

- Per dotare il latch SR di comandi di preset e clear, possiamo creare **una rete combinatoria** da preporre al latch stesso, che comandi opportunamente gli ingressi S e R per ottenere il comportamento voluto. Chiamiamo $S2$ e $R2$ i segnali che dobbiamo sintetizzare per distinguerli dai nuovi ingressi S e R del latch con inizializzazione.
- Poiché gli ingressi di inizializzazione PRE' e CLR' **non devono essere usati durante la normale operatività** del latch ma solo all'avvio della macchina digitale, sono tipicamente rappresentati rispettivamente in alto e in basso, e non a sinistra della rete logica come di consueto.



Sintesi di costo minimo

PRE	CLR	S	R	$S2$	$R2$
0	0	0	0	0	0
0	0	1	0	1	0
0	0	0	1	0	1
0	0	1	1	1	1
1	0	-	-	1	0
0	1	-	-	0	1
1	1	-	-	-	-

Tabella della verità
- Righe verdi: operatività normale dopo l'inizializzazione, S2=S e R2=R
- Righe blu: preset o clear durante l'inizializzazione, latch insensibile a S e R
- Riga rossa: configurazione vietata, è indifferente come piloto il latch, stato iniziale non definito

$PRE\ CLR$ \ SR	00	01	11	10
00	0	0	1	1
01	0	0	0	0
11	-	-	-	-
10	1	1	1	1

$S2$

$$S2 = PRE + CLR' \cdot S$$

$$S2' = \overline{PRE + CLR' \cdot S} = PRE' \cdot \overline{CLR' \cdot S} = PRE' \cdot (CLR + S')$$

$PRE\ CLR$ \ SR	00	01	11	10
00	0	1	1	0
01	1	1	1	1
11	-	-	-	-
10	0	0	0	0

$R2$

$$R2 = CLR + PRE' \cdot R$$

$$R2' = \overline{CLR + PRE' \cdot R} = CLR' \cdot \overline{PRE' \cdot R} = CLR' \cdot (PRE + R')$$

S2' e R2' sono le reti da usare con latch $\bar{S}\bar{R}$ a NAND, in cui gli ingressi sono attivi bassi.

Una soluzione (migliorabile)

- Le espressioni

$$S2 = PRE + CLR' \cdot S$$
$$R2 = CLR + PRE' \cdot R$$

possono essere collegate in modo ottimizzato al latch SR.
- In particolare, i due OR, poiché le loro uscite sono in ingresso a dei NOR, ovvero OR seguiti da un NOT, possono essere eliminati per la proprietà associativa dell'OR (come mostrato graficamente sotto allo schema logico) e i loro ingressi portati direttamente ai NOR, come nello schema Digital riportato nella prossima slide.
- Ragionamenti duali si possono applicare per il latch $\overline{S}\overline{R}$ e le espressioni di $S2$' e $R2$'





Latch SR e S'R' con ingressi PRE' e CLR'





File Digital disponibile:
«7_SR_latch_with_init.dig»

Esempio d'uso



- In quest'esempio, i due latch in alto sono inizializzati con «1», mentre quelli in basso con «0»

Quanto tempo occorre per scrivere un «1» (o uno «0»)?





Dopo $\Delta t = 2\tau_p$ dal fronte di salita di S, q passa da «0» a «1», condizione che si mantiene sia che S torni a «0», sia che rimanga ad «1»

- La durata minima degli ingressi per un latch SR deve dunque essere maggiore di $\boldsymbol{2\tau_p}$
- Tale durata minima di un comando di set/reset è indicata dal costruttore sul data sheet, di solito come **pulse duration** $\boldsymbol{t_w}$ (es. prossima slide)

recommended operating conditions

		SN54279			SN74279			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
V_{CC}	Supply voltage	4.5	5	5.5	4.75	5	5.25	V
V_{IH}	High-level input voltage	2			2			V
V_{IL}	Low-level input voltage			0.8			0.8	V
I_{OH}	High-level output current			– 0.8			– 0.8	mA
I_{OL}	Low-level output current			16			16	mA
t_w	Pulse duration, low	20			20			ns
T_A	Operating free-air temperature	– 55		125	0		70	°C

switching characteristics, V_{CC} = 5 V, T_A = 25°C (see note 3)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t_{PLH}	$\overline{S}$	Q	R_L = 400 Ω, C_L = 15 pF		12	22	ns
t_{PHL}					9	15	
t_{PHL}	$\overline{R}$	Q			15	27	ns

NOTE 3: Load circuits and voltage waveforms are shown in Section 1.

- Cosa succede se gli ingressi sono attivi (alti o bassi, a seconda del tipo di latch) per meno di t_w? Il latch può andare in **metastabilità**

Metastabilità



- Uno stato stabile del latch è uno stato in cui $Q = q$ (stato futuro uguale a stato presente).
- Idealmente, il bit di stato può assumere solo i valori digitali H e L, ma in realtà i segnali che si trovano sull'anello di retroazione sono **segnali analogici**
- Possono quindi assumere qualunque valore tra L e H e anche leggermente inferiore o superiore.
- Possiamo quindi rappresentare i segnali q e Q come segnali continui e creare il grafico di sinistra, che rappresenta la relazione tra il segnale analogico sull'anello q e il valore Q che vi apparirà dopo un tempo $2\tau_p$



Metastabilità

- Per garantire il corretto funzionamento del circuito, **il circuito deve rimanere stabile anche a fronte di disturbi sui segnali analogici sottostanti** (inevitabilmente presenti): se il segnale analogico da cui è derivato q si sposta di poco all'interno della banda in cui viene interpretato come valore binario alto H, la risposta Q della rete combinatoria deve riavvicinarsi al valore nominale H. Se si allontanasse, amplificando il disturbo, la rete non riuscirebbe a garantire la stabilità in una situazione reale.
- Questo si ottiene a livello elettronico facendo sì che la relazione ingresso-uscita **analogica** del circuito combinatorio f_{rc} che poniamo in retroazione (per esempio i due NOR del latch) abbia tratti a pendenza minore di 1 intorno ad H ed L, come mostrato a sinistra e nella slide successiva.



Pendenza < 1
Circuito stabile



Pendenza > 1
Circuito instabile

Metastabilità



Metastabilità

- Un'analogia meccanica è rappresentata da due «valli» intorno ad una collina: una massa che si trovi in una delle due valli, se colpita da un piccolo disturbo, oscillerà all'interno della valle (ovvero della banda in cui la posizione è interpretata come H o L), stabilizzandosi di nuovo sul «fondo» della valle (ovvero dove posizione futura = posizione presente)



Pendenza < 1

Circuito stabile



Metastabilità

- Per unire i due tratti a pendenza < 1, dato che i segnali analogici variano in maniera continua, è inevitabile creare **un tratto a pendenza > 1 che interseca di nuovo la retta $Q = q$**. Questo corrisponde ad una zona dei segnali in cui il circuito analogico opera in «alto guadagno».
- Esiste quindi un altro punto (M) oltre ai valori nominali di H e L in cui la rete può fermarsi rispettando la relazione $Q = q$. Tale punto viene detto **stato meta-stabile** e se il latch si trova in tale punto (o in generale fuori dalle bande H e L per molto tempo) si dice che è in **meta-stabilità**.
- Nell'analogia meccanica, tale punto corrisponde alla sommità della «collina» tra le due valli: in una situazione ideale, la massa può stare immobile anche in questo punto. E' sufficiente un piccolo disturbo, però, a farla «franare» in una delle due valli, dove raggiunge un vero stato stabile
- Il problema è che **non possiamo sapere in quale dei due stati si troverà la massa a seguito del disturbo**: dipende dalla direzione del disturbo stesso, che è casuale.





metastabilità

Metastabilità

- **Il latch può trovarsi in stato metastabile se la durata degli ingressi non rispetta il vincolo t_w**: è come se smettessi di spingere la massa su per la collina prima di averla fatta iniziare a rotolare dall'altra parte. Il vento (disturbo) potrebbe portarla casualmente in una delle due valli.
- In modo del tutto simile all'analogia meccanica, un latch che si trovi in stato metastabile, evolverà a causa dei disturbi elettrici presenti verso lo stato H o L, ma non possiamo sapere a priori quale.
- Il risultato è che, anche se credevamo di aver scritto un «1» (o uno «0») nel latch**, se gli ingressi non sono attivi almeno per t_w potremmo ritrovarci, in modo casuale, col valore complementare nella memoria**.





metastabilità

Il latch CD (o D-latch)

- Il latch CD è un'altra memoria binaria, quindi con lo stesso scopo del latch SR, ovvero memorizzare un bit e renderlo disponibile in forma vera e negata.
- La differenza è rappresentata **dal modo in cui viene comandato**: il latch CD memorizza il valore del segnale D quando C ha valore «1».
- Chi lo comanda non dice esplicitamente «cosa» scrivere come nel latch SR, ma «quando» scrivere D, pilotando opportunamente C. E' possibile quindi, pilotando opportunamente un unico segnale C condiviso da N latch, **memorizzare contemporaneamente** N dati binari



Comando	**Ingressi**		**Uscita Q**
	C	D	
Memorizza	0	-	**Ultimo valore scritto**
Scrivi «1»	1	1	**1**
Scrivi «0»	1	0	**0**

Forme d'onda

- Il campionamento del segnale D avviene quando C ha un preciso valore (alto, «1»), ovvero è una memoria **level-triggered (sensibile al livello** dei segnali)
- Il latch CD è quindi utile quando il segnale su un filo è valido per la memoria solo in alcuni momenti: pilotando opportunamente C, la forma d'onda in ingresso è riprodotta sull'uscita Q «ripulita» da andamenti indesiderati in transitorio o valori che non dovevano essere memorizzati.
- Per questo motivo è il componente di memoria usato all'interno del **registro buffer** e della **memoria RAM**



Segnale con valori significativi solo in certi intervalli (in blu)

Es: segnale con "glitch" o alee

segnale di campionamento attivo alto

segnale "ricostruito" dal latch

Sintesi «formale»



y \ CD	00	01	11	10	Q
A=0	0	0	1	0	0
B=1	1	1	1	0	1

Y,Q

Per eliminare a priori alea statica



Espressione minima SP priva di alee

$$Y = C\,D + C'\,y + D\,y$$

$$Q = y$$

- L'espressione minima SP (ma anche PS non riportata) include, come già visto, un termine ridondante per l'eliminazione dell'alea statica.

Una sintesi «diretta»

- E' possibile anche realizzare la sintesi del latch CD in modo **diretto** a partire dai componenti che abbiamo già introdotto.
- In particolare, abbiamo già a disposizione il latch SR per memorizzare un bit.
- E' quindi sufficiente **una rete combinatoria che esegua la trascodifica da «codice» CD a «codice» SR** per realizzare il latch CD a partire dal latch SR
- La rete è costituita da 2 AND, corrispondenti ai due mintermini della tabella di trascodifica riportata sotto.
- Un vantaggio di questa realizzazione è che abbiamo già disponibile l'uscita in forma vera e negata e, usando il latch SR con init, anche comandi PRE' e CLR' per l'inizializzazione del latch CD

Comando	**Latch CD**		**Stato Q**	**Latch SR**	
	C	D		S	R
Memorizza	0	-	**Ultimo valore scritto**	0	0
Scrivi «1»	1	1	**1**	1	0
Scrivi «0»	1	0	**0**	0	1

S = C D

R = C D'

Latch CD



File Digital disponibile:
«7_CD_latch_with_init.dig»

- Una classica interpretazione della rete a due stadi ottenuta per sintesi diretta: il primo stadio (i due AND) campiona il valore di D quando C=1 generando gli opportuni segnali S e R, il secondo stadio (latch SR) lo memorizza mentre C=0

Latch CD senza inizializzazione



File Digital disponibile:
«7_CD_latch_no_init.dig»

- Nel caso di latch privo di rete di inizializzazione, la struttura risultate può essere realizzata impiegando un latch $\bar{S}\bar{R}$ e negando i segnali prodotti dalla rete di campionamento. Si ottiene quindi una rete formata da 4 NAND e un NOT.

Latch CD senza inizializzazione



File Digital disponibile:
«7_CD_latch_no_init_4NAND.dig»

- D ha però effetto solo quando $C = 1$.
- Quando $C = 1$, $C \uparrow D = 1 \uparrow D = D'$
- Quindi possiamo usare l'uscita del NAND in alto nello stadio di campionamento per fornire D' al NAND in basso nello stesso stadio, eliminando il NOT.

I tempi di *set-up*, di *hold* e di *risposta*

- Avendo più gate in cascata, il transitorio del latch CD dura più di quello del latch SR
- Come nel latch SR, anche il comando di campionamento ($C = 1$) deve avere una **durata minima**, indicata ancora come t_w. Il non rispetto di questo vincolo può causare metastabilità come per il latch SR.
- Vi sono altri due tempi da considerare nel latch CD, **rispettivamente prima e dopo il fronte di discesa di C** che chiude un periodo di campionamento:
  - **set-up time** (t_{su} , tempo di propagazione attraverso i gate) e
  - **hold time** (t_h, tempo necessario per innescare la retroazione)
- ***D* deve essere costante** durante $t_{su} + t_h$ per garantire il corretto funzionamento del latch
- Questi vincoli evitano che la reta veda cambiamenti «simultanei» degli ingressi, che come sappiamo sono proibiti in una RSA.
- L'uscita in forma vera e complementata è disponibile a partire dal fronte di salita di C, dopo un tempo detto **response time** (t_r) tipicamente diverso se Q passa da L a H o da H a L



L'uscita "trasparente"

- Se quando il segnale C vale «1» D modifica il suo valore e lo mantiene per almeno il tempo di setup, allora la stessa modifica si riscontra anche su Q, con un ritardo dal cambiamento di D pari al tempo di risposta (**uscita «trasparente»**)
- In questa circostanza, la rete commuta tra due stabilità della Tabella delle Transizioni.



q \ CD	00	01	11	10
0	0	0	1	0
1	1	1	1	0

Q

recommended operating conditions

	SN5475, SN5477			SN7475			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			−400			−400	μA
Low-level output current, I_{OL}			16			16	mA
Width of enabling pulse, t_w	20			20			ns
Setup time, t_{su}	20			20			ns
Hold time, t_h	5			5			ns
Operating free-air temperature, T_A	−55		125	0		70	°C

switching characteristics, V_{CC} = 5 V, T_A = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t_{PLH}	D	Q	C_L = 15 pF, R_L = 400 Ω, See Figure 1		16	30	ns
t_{PHL}					14	25	
t_{PLH}¶	D	$\overline{Q}$			24	40	ns
t_{PHL}¶					7	15	
t_{PLH}	C	Q			16	30	ns
t_{PHL}					7	15	
t_{PLH}¶	C	$\overline{Q}$			16	30	ns
t_{PHL}¶					7	15	

t_{PLH} ≡ propagation delay time, low-to-high-level output
t_{PHL} ≡ propagation delay time, high-to-low-level output
¶

Simulazione con Digital



Init che garantisce Q=0 all'avvio

Con C=0, cambiamenti di D non hanno influenza sull'uscita

Con C=1, uscita trasparente. Il tempo di risposta di Q' dipende dalla transizione effettuata (se cambia D: 3 unità di tempo del simulatore per passare da «1» a «0», 5 unità per passare da «0» a «1»; se cambia C, 4 unità per andare da «0» a «1»)

Metastabilità causata dal non rispetto del tempo di setup

Uscite trasparenti e retroazioni

- Quando C=1 a livello logico **l'uscita è direttamente connessa all'ingresso**.
- Siamo quindi in presenza di una **retroazione diretta**, e quindi calcolare D come funzione di Q o Q' rende la rete una RSA.
- Aver interposto un elemento di memoria sottoforma di latch CD non riduce i rischi di instabilità del circuito, non altera i vincoli sui cambiamenti simultanei degli ingressi, etc..
- Per esempio, nella rete a fianco, l'uscita oscilla non appena C si porta a «1» (lo «stato futuro» è sempre il negato dello stato presente, quindi non si raggiunge mai la stabilità, ovvero la rete non funziona in modo fondamentale) e si stabilizza ad un valore casuale quando C torna a «0» (oscillando e cambiando continuamente D, non potranno essere rispettati i vincoli di setup e hold time).



File Digital disponibile: «7_loop_CD_latch.dig»

Campionatore di segnale «positive edge-triggered»



- **Flip-flop D:** rete sequenziale asincrona con due ingressi CLK e D. L'ingresso CLK (clock) è tipicamente rappresentato da un triangolo.
- CLK svolge il ruolo di segnale di campionamento, D di segnale campionato. Il campionamento ha luogo allorché CLK transita dal valore logico 0 al valore logico 1 (campionamento su fronti di salita, **positive edge-triggered**).
- Q, **dopo un piccolo tempo dal fronte di salita**, riflette l'ultimo valore campionato. Questo ritardo è fondamentale, in quanto **garantisce che quando Q cambia, la rete non è più in trasparenza**. E possibile qualunque montaggio in retroazione senza rischi di instabilità.



I tempi di *set-up*, di *hold* e di *risposta*

- I tempi caratteristici di un flip-flop D hanno gli stessi nomi e significati simili a quelli del latch CD. Sono però tutti riferiti al fronte di salita del clock (unico evento di modifica dello stato).
  - Tempo di set-up t_{su}: tempo minimo in cui D deve essere costante prima del fronte
  - Tempo di hold t_h: tempo minimo in cui D deve essere costante dopo il fronte
  - Tempo di risposta t_r: tempo massimo di durata del transitorio sulle uscite (Q e Q') dopo il fronte
- Come nel latch CD, D deve rimanere costante sia durante $\boldsymbol{t_{su}}$, sia durante $\boldsymbol{t_h}$
- Transitorio più lungo di quello del latch CD (in quanto rete più complessa, il percorso è formato da più gate in cascata, come vedremo). Viene usato quindi solo quando serve la sua robustezza, per esempio nelle retroazioni di reti sequenziali sincrone, come vedremo.



Il Flip-Flop D Master-Slave

- Un flip-flop D è realizzabile tramite due latch CD in cascata con C in forma vera e negata
- Con C=0, solo Q_M riproduce le variazioni di D (Q_S memorizza il valore precedente)
- Quando C passa da 0 a 1 (**fronte di salita**), il Master memorizza l'ultimo valore di D e lo consegna per il campionamento allo Slave, che a quel punto entra in trasparenza





campionamento **memorizzazione**

Il clock a due fasi

- Il NOT sul segnale C è pericoloso (come ogni ***clock-gating***, ci torneremo)
- Introduce un ritardo che disallinea i segnali C dei due latch, che può far sì che si propaghi su Q il valore scorretto di D (se il master, quando C passa da 0 a 1 portando lo slave in trasparenza, si trova ancora in trasparenza perché il NOT non ha ancora aggiornato la sua uscita, D è direttamente connesso a Q)
- Per evitare questo fenomeno, al suo posto si possono utilizzare due segnali distinti (Φ_1, Φ_2) che garantiscono sempre un periodo di memorizzazione di entrambi i latch prima di portarne uno in trasparenza (**clock a due fasi**)



Il flip-flop D “Edge-Triggered”

- Un’altra sintesi del FF-D è stata ottenuto tramite CAD (Computer-Aided Design): contiene scelte di progetto non intuitive, come l’utilizzo di 3 variabili di stato anziché 2.
- **Vantaggi rispetto al Flip-Flop Master-Slave**: 6 NAND (anziché 8), no clock-gating, D in ingresso a un solo NAND (ovvero carico sul fan-out unitario per chi usa il FF)
- Questa realizzazione possiede i due **comandi di inizializzazione** PRE' (preset) e CLR' (clear) prioritari rispetto a CLK e D. Essendo prioritari rispetto a CLK, ovvero non agendo solo al fronte di salita di CLK, vengono anche detti **comandi asincroni**.
- **Si consiglia di eseguire l’analisi** partendo dallo schema logico per convincersi che questo schema implementa effettivamente il comportamento di un FF-D

- Nel farlo ignorate PRE’ e CLR’ (ovvero effettuate l’analisi assumendo che siano costantemente uguali ad «1») in quanto normalmente usati soltanto all’inizializzazione e non durante la normale operatività del flip-flop.



File Digital disponibile: «7_FFD_with_init.dig»

Flip-flop e retroazioni

- Il flip-flop D è un esempio di elemento di memoria con uscite **non trasparenti,** ovvero in cui lo stato interno e quindi l'uscita possono modificarsi solo in ben precisi **istanti di sincronismo.**
- Tipicamente gli istanti di sincronismo sono definiti dai **fronti di salita di un segnale periodico** di sincronismo di sistema detto **clock** (**ma questo non è obbligatorio**, vedi rete a fianco e simulazione sottostante, in cui C non è periodico)
- Le uscite non trasparenti **garantiscono la stabilità di qualunque montaggio in retroazione** (purché siano rispettati i tempi di pilotaggio)
- Nelle rete a fianco, ogni volta che C ha un fronte di salita, l'uscita Q commuta assumendo il valore del suo complemento («*toggle*»).



File Digital disponibile:
«7_loop_FFD.dig»



FF-D come elemento di ritardo

- Se all'ingresso CLK viene inviato un segnale periodico (clock) il **FF-D ritarda (D = Delay) il segnale di uscita Q**, rispetto al segnale di ingresso D, di un tempo pari al periodo di clock T, ovvero il clock divide il tempo in **intervalli discreti** tra cui vale la relazione

$$Q^{n+1} = D^n$$

- E' questa sua caratteristica che lo rende fondamentale per realizzare reti sincrone, come vedremo.